새로운 1.4nm 나노임프린트 리소그래피 템플릿은 고급 프로세스 노드에서 EUV 단계의 필요성을 줄일 수 있습니다. 아직 대량 제조를 위한 나노임프린트 리소그래피에 전념하는 주조소가 없기 때문에 의문이 남아 있습니다.
일본의 DNP(Dai Nippon Printing)가 나노임프린트 리소그래피 템플릿을 개발했다고 주장합니다. 1.4nm 크기의 패터닝 로직EUV의 저전력 대안으로 나노임프린트 리소그래피를 수년간 추구해 온 Canon은 이미 초기 연구 파트너에게 최초의 300mm 도구를 배송하고 있습니다.
두 회사는 함께 고급 노드의 리소그래피 전력 소비를 최대 90%까지 줄이는 방법으로 임프린팅을 지적하고 있습니다. TSMC와 삼성이 향후 몇 년 내에 1.4nm 대량 생산을 준비하는 가운데 DNP의 발표는 EUV의 비용 및 에너지 수요가 최첨단 팹에서 가장 빠르게 증가하고 있는 것과 동시에 이루어졌습니다. 이 기술은 칩 제조의 경제성에 극적인 변화를 약속하지만, 결함성, 오버레이 및 대용량 로직의 처리량 요구 사항을 충족할 수 있는지 여부는 여전히 공개적이고 시급한 문제로 남아 있습니다.
급증하는 에너지 사용
업계에서는 완성된 AI 칩이 얼마나 많은 전력을 소비하는지에 대해 이야기하는 데 익숙해졌습니다. 이러한 칩을 제조하는 데 필요한 에너지는 비슷한 속도로 증가했습니다. EUV 스캐너는 각각 작은 도시만큼 많은 전력(도구당 1,400kW)을 소비합니다. 즉, 수십 개의 EUV 장치를 운영하는 현대 공장에서는 단일 웨이퍼가 노출되기 전에 막대한 전기 용량을 확보해야 합니다. 이러한 전력 사용 증가는 2nm 미만의 기능 축소로 인해 필요한 패스 및 노출 수가 증가하여 차세대 고NA EUV에 대한 웨이퍼당 에너지 소비가 증가한다는 사실로 인해 더욱 복잡해졌습니다.
업계에 대안이 필요하다고 오랫동안 주장해온 Canon은 패턴을 광학적으로 투영하는 대신 미리 형성된 템플릿을 레지스트에 직접 스탬핑하여 웨이퍼를 패턴화하는 NIL(나노임프린트 리소그래피) 시스템을 제공합니다. 해당 장비는 EUV보다 훨씬 저렴하게 가격이 책정될 수 있으며, 캐논은 이 기술이 최대 90% 적은 전력을 사용한다고 주장했습니다. 작년에 이 회사는 NIL 연구가 시작된 지 20년 만에 Intel과 Samsung이 지원하는 Texas Institute for Electronics에 최초의 상용 FPA-1200NZ2C 도구를 제공했습니다.
NIL은 DUV 및 EUV와 모두 호환되지 않기 때문에 최근 몇 년간 회의적인 시각으로 여겨져 왔으며, NIL은 2nm 이하의 기하학적 구조에서 촘촘하게 포장된 로직에 필요한 오버레이 안정성이나 결함 요구 사항을 충족할 수 없다는 보다 전통적인 견해를 가지고 있습니다. DNP의 새로운 템플릿 자료는 구체적인 사양과 상용화 일정을 통해 이러한 가정에 도전하는 첫 번째 시도입니다.
1.4nm 창
DNP의 템플릿은 10nm 선폭을 달성한 것으로 알려졌으며 2027년 양산 계획을 앞두고 평가 중이다. 한편 TSMC의 1.4nm급 노드는 같은 해에 리스크 생산이 예정돼 있다. 2028년에는 생산량이 더 많아지고 삼성도 비슷한 창구를 목표로 삼았습니다. 두 회사 모두 대부분의 패터닝 단계에서 EUV에 의존할 것으로 예상되지만, 두 회사 모두 비용 압박을 무시하지 않을 것입니다. 엔지니어링 장애물을 제거한다면 EUV 부하를 줄이는 2차 패터닝 경로가 환영받을 것입니다.
Canon은 EUV를 대체하는 것이 아니라 특정 레이어와 구조를 위한 보완 도구로 나노임프린트를 내놓았습니다. 2nm 미만의 고급 패터닝은 단일 노출 한계를 넘어 해상도를 확장하기 위해 자체 정렬 이중 및 사중 패터닝과 같은 기술에 의존하는 경우가 많으며 일부 연구자들은 NIL과 같은 대체 리소그래피 접근 방식이 이러한 방식에 어떻게 적합한지 조사했습니다. 1.4nm 칩이 전적으로 임프린팅을 통해 제조될 수 있다고 주장하는 사람은 없습니다. 오히려 현재 EUV에 노출된 특정 레이어를 저비용, 저전력 워크플로우로 전환할 수 있다는 제안이 있습니다.
모든 EUV 단계에는 에너지 소비와 프로세스 시간이 모두 추가되므로 이는 비용 제어에 중요한 영향을 미칠 수 있습니다. 균일성이나 수율을 희생하지 않고 이들 중 소수를 나노임프린트로 대체할 수 있다면 제조공장은 추가적인 유연성을 얻게 됩니다. 그리고 한 달에 수만 개의 웨이퍼를 생산하는 1.4nm 생산 라인에 대해 이야기할 때 EUV 의존도를 조금만 줄여도 엄청난 절감 효과를 얻을 수 있습니다.
DNP의 템플릿이 1.4nm 로직에 필요한 정밀도를 달성할 수 있다면 남은 가장 큰 장애물은 제조 규모입니다. 임프린트는 전체 수명 동안 치수적으로 완벽하게 유지되어야 하는 기계적 마스터 패턴에 의존합니다. 약간의 마모나 오염으로도 교체가 필요하며 템플릿은 비용이 많이 들고 생산 속도도 느립니다. 따라서 나노임프린트를 대량으로 실행하려면 거의 완벽에 가까운 마스터를 안정적으로 공급하고 결함이 하류로 전달되는 것을 방지할 수 있을 만큼 신속하게 무결성을 검증할 수 있는 방법이 필요합니다.
또한 고급 로직 레이어에는 300mm 웨이퍼 전체에 걸쳐 몇 나노미터 정도의 정렬 정밀도가 필요합니다. 기계적 접촉을 통해 이를 달성하는 것은 광학 투영을 정렬하는 것보다 훨씬 더 까다롭습니다. Canon의 시스템은 단계별 반복 접근 방식과 로컬 변형 제어를 통해 이 문제를 해결하지만 허용 오차가 가장 엄격한 레이어에서는 아직 실제 결과가 입증되지 않았습니다.
처리량은 또 다른 잠재적인 제약입니다. Canon의 다중 셀 아키텍처는 병렬성을 향상시키지만 측정된 성능은 여전히 EUV에 뒤떨어집니다. 다음에서 찾은 결과 반분석 Canon NIL 도구의 한 셀은 시간당 약 25개의 웨이퍼를 처리하고 4개의 클러스터는 시간당 100개의 웨이퍼에 도달한다는 것을 나타냅니다. 이와 대조적으로 ASML의 EUV 스캐너는 일반적으로 생산 시 시간당 200~330개의 웨이퍼 범위에 있습니다. 팹이 하루 24시간 대규모로 운영될 때 이러한 부족 현상은 급속도로 악화될 수 있습니다. 따라서 중요한 레이어의 속도를 늦추는 기술은 다른 곳에서 얻은 비용 절감 효과를 무효화할 위험이 있습니다.
좁지만 의미 있는 기회
NIL은 전체 1.4nm 프로세스 흐름에서 EUV를 대체하지는 않지만 반드시 그럴 필요는 없습니다. 일부 레이어는 가장 중요한 게이트 및 상호 연결 수준보다 느슨한 오버레이 및 결함 마진을 허용합니다. 접촉 레이어, 특정 피치 분할 단계 및 기타 중요하지 않은 마스크 수준이 가장 현실적인 후보입니다. 이는 전체 스택을 재설계하지 않고도 DNP의 템플릿을 삽입할 수 있는 흐름의 지점입니다. EUV에서 이동된 각 레이어는 팹 내부의 최대 전력 소모를 줄이고 자본 및 운영 예산을 모두 지배하는 도구에 대한 의존도를 낮춥니다.
이러한 절충안은 논리 설계가 더욱 복잡해짐에 따라 더욱 두드러집니다. 고급 GPU 및 AI 가속기는 비정상적으로 긴 리소그래피 시퀀스에 의존하며 반복되는 표준 EUV 노출은 사이클 시간과 비용에 큰 영향을 미칩니다. 이러한 단계 중 소수만 제거해도 팹이 EUV 용량을 프로비저닝하는 방식과 새로운 라인에 자본을 할당하는 방식이 변경됩니다.
그러나 2027년까지 그 지점에 도달하는 것은 까다로울 수 있습니다. DNP의 새로운 템플릿 자료는 유망해 보이며, Canon은 현재 NIL 도구를 생산하고 있지만 대량 생산에 전념하는 칩 파운드리는 없습니다. 한편, 오버레이 정확도, 템플릿 수명 및 규모에 따른 결함 제어는 해결되지 않은 상태로 남아 있으며, 피처 크기가 줄어들면서 이러한 제약은 완화되기보다는 강화되는 경향이 있습니다.
Post Comment